Le « snoop » garde la cohérence soit, mais le problème n’est pas là. Si la donnée n’est pas en cache c’est catastrophique (cycle du CPU : 0,5ns, accès à la DRAM 30ns), or le changement de contexte processeur même avec le même espace de mémoire adressable peut provoquer un « cache miss » ne serait-ce qu’à cause du segment de pile. Bien évidemment plus il y a de threads plus les ratés de cache s’accumulent.